DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 03787524

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

04-152624 [JP 4152624 A]

PUBLISHED:

May 26, 1992 (19920526)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

02-278151 [JP 90278151]

FILED:

October 17, 1990 (19901017)

INTL CLASS:

[5] H01L-021/20; H01L-021/324; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL: Section: E, Section No. 1263, Vol. 16, No. 435, Pg. 115,

September 10, 1992 (19920910)

ABSTRACT

PURPOSE: To enable an Si film in large crystal particle diameter of several .mu.m to be formed further enabling a clean Si/SiO(sub 2) interface to be formed by a method wherein a non-single crystal semiconductor thin film is solid-grown on an insulating amorphous material in the oxygen atmosphere at the specified oxygen gas partial pressure.

CONSTITUTION: An insular amorphous silicon thin film 1-3 is solid-grown. The annealing atmosphere mainly comprising oxygen gas at the partial pressure exceeding 99.99% is applicable. That is, any mixed impurities are so little that the clean annealing step may be assured. The solid annealing temperature is specified to be at 500 deg.C-700 deg.C while at the low temperature, the crystal particles only in the crystal direction displaying feeble activating energy to the crystal growth are selectively and slowly grown larger. Furthermore, a very thin oxide film 1-5 is formed on the silicon surface simultaneously with the solid growth due to the heat treatment in the oxygen atmosphere. At this time, the thin oxide film 1-5 can be formed even at such a low temperature of 600 deg.C since the oxidation rate is accelerated in the initial oxidation phase. During the heat treatment process extending over 16 hours, the silicon crystal particle diameter exceeds 2.mu.m while the thin oxide film 1-5 becomes about scores of angstroms thick.

DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

009102227 **Image available**

WPI Acc No: 1992-229657/199228

XRAM Acc No: C92-103268 XRPX Acc No: N92-174817

Prodn. of thin-film FET for liquid-crystal display panel - includes

growing amorphous semiconductor thin film on non-crystalline insulator

substrate by solid-phase epitaxy in oxygen@ atmos. NoAbstract

Patent Assignee: SEIKO EPSON CORP (SHIH)
Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4152624 A 19920526 JP 90278151 A 19901017 199228 B

Priority Applications (No Type Date): JP 90278151 A 19901017

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4152624 A 6 H01L-021/20

Title Terms: PRODUCE; THIN; FILM; FET; LIQUID; CRYSTAL; DISPLAY; PANEL;

GROW; AMORPHOUS; SEMICONDUCTOR; THIN; FILM; NON; CRYSTAL; INSULATE; SUBSTRATE; SOLID; PHASE; EPITAXIAL; OXYGEN; ATMOSPHERE; NOABSTRACT

Index Terms/Additional Words: LCD

Derwent Class: L03; U11; U14

International Patent Class (Main): H01L-021/20

International Patent Class (Additional): H01L-021/324; H01L-029/784

File Segment: CPI; EPI

⑩ 日本 国特 許 庁 (JP)

の特許出願公開

平4-152624 ⑫公開特許公報(A)

இInt. Cl. ⁵ H 01 L 21/20 21/324 識別配号

庁内整理番号

@公開 平成4年(1992)5月26日

9171-4M

3 1 1 H 01 L 29/78 9056-4M 審査請求 未請求 請求項の数 5 (全6頁)

薄膜半導体装置の製造方法 69発明の名称

> 至 平2-278151 印特

題 平2(1990)10月17日 ②出

11 中 @発 明 者

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

セイコーエブソン株式 の出 願 人

東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 鈴木 喜三郎 70代理人

明細膏

1. 発明の名称

薄膜半導体装置の製造方法

- 2. 特許請求の範囲
- (1) 絶縁性非晶質材料上の非単結晶半導体薄 膜を固相成長させる工程を少なくとも有す る得膜半導体装置の製造方法に合いて、 前 記園相成長法は、酸素ガス分圧99. 99 %以上の酸素雰囲気中で行うことを特徴と する薄膜半導体装置の製造方法。

(2)

- 〔a〕 絶縁性非品質材料上に水素を含有す る非単結晶半導体薄膜を堆積させる工
- (b) 該非単結晶半導体薄膜を無処理する ことにより水素を放出させる工程、

- 〔c〕 面相成長法により該非単結晶半導体 茅膜を結晶成長させる工程、
- 〔d〕 結晶成長させた非単結晶半導体薄膜 に半導体装置を形成する工程を少なく とも有することを特徴とする簡求項 1 記載の薄膜半導体装置の製造方法。
- (3) 前記非単結晶半導体薄膜を、プラズマC VD法により堆積 させることを特徴とする 第求項1記載の薄膜半導体装置の製造方法。
- (4) 前紀非単結晶半導体薄膜を熱処理するこ とにより水素を飲出させる工程において、 無処理温度が40 0~500℃であること を特徴とする請求 項1記載の容膜半等体装 置の製造方法。
- (5) 前記額相成長法は、500~700℃の 低温アニールであ ることを特徴とする請求 項1記載の薄膜半等体装置の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本売明は、 特膜半導体装置及びその製造方法に 係わり、 特に、 結晶性の優れたシリコン得膜を利 用した滞膜半導体装置及びその製造方法に関する。

[従来の技術]

近年、SOIあるいは、三次元ICや、大型液 品表示パネルや、高速で高解像度の密着型イメー ジセンサ等へのニーズが高まるにつれて、 絶縁性 非晶質材料上に、 高性能な薄膜半導体装置の実現 する技術が重要になってきた。

石英基板、ガラス基板等の絶縁性非晶質基板あるいはSiOz等の絶縁性非晶質層上に、結晶方位の指った結晶粒径の大きな多結晶シリコン等膜、あるいは単結晶シリコン等膜を形成する方法は、SOI(Silicon_On_Insulator)技術として知られている。(参考文献 S

[発明が解決しようとする課題]

従来の技術では、多結晶シリコン薄膜をCVD 法で成膜し、Si・をイオン注入して該多結晶シリコン薄膜を非晶質化した後、 800℃程度の無処理を100時間近く行っていた。 このため、 高価なイオン注入装置を必要としたほか、 無処理時間が極めて長いという欠点があった。

また、固相成長法においては、酸素等の不純物によって結晶成長が妨害される。 そこで、 BB蓋 着法、 スパッタ法、 MBE法等で非晶質シリコン 薄膜を成膜する場合は、 極めて清浄で、 しかも経高実空なチャンパー内で成膜しなければいけない。 産産時の能力に問題があり、 メンテナンスも容易ではなくなる。

プラズマ C V D 法で成蹊された非晶質シリコン等膜は、不純物は非常に少ないが、膜中に多くの水素を含んでいる。 その水素が固相成長を阻するため、あるいは急激な熱処理により水素が爆発的に放出するために、 固相成長させる非晶質シリコン等膜の成蹊方法としてプラズマ C V D 法は

O I 構造形成技術, 産業図書 }。 大きく分類す ると、 再結晶化法、 エピタキシャル法、 絶縁層塩 め込み法、貼り合わせ法という方法がある。 再結 昌化法は、レーザーアニールあるいは電子,ピーム アニールによりシリコンを搭敵再結晶化させる方 法と、 熟処理により溶融する温度までは 昇温させ ずに結晶成長させる固相成長法の2つに分類され る。 前記レーザーアニール等による溶散再結晶化 法は、 大面積化に対して技術的困難が大きい。 こ の方法に比較して、 低温熱処理において も容易に 再結晶化できるという点で固相成長法が優れてい る。 550℃の低温熱処理にもかかわらずシリコ ン 渇 膜 の 結晶粒 が 成 長 した と い う 結 果 も 報 告 さ れ ている。 {参考文献 IEEE Electro Device Letters, vol. E DL-8, No. 8, p361, August 1987}。 そこで、 本発明は、 固相成長法にお ける従来技術の問題点を解決し、 より優 れた固相 成長技術の確立を主旨とする。

選していないと従来考えられていた。

低温で良質のゲート絶縁膜を形成する技術が重要となってきた。 無数化法は、900~1200年間ででであるため、(1)安価なガラス無板上に素子を形成できない。(2)不兼子に悪い事(不統物の拡散など)を与える。(4)中の1ヶ-Siの無数化膜は絶縁附圧が不十分で界面単位密度が大きい等の問題がある。 現在、CVD法や、光CVD法や、ブラズマCVD法などでゲート酸化膜を形成する技術が検討されている。

本発明の目的は、上述の問題点を解決し、簡便で実用的なプラズマCVD法で成膜された非晶質シリコン等膜を熱処理することにより、 大粒径の多結晶シリコン等膜を形成すると同時により優れたゲート酸化膜を形成できる固相成長法を提供することである。

[課題を解決するための手段] 本発明の課題半導体装置の製造方法は、

特開平4-152624(3)

(1) 絶縁性非晶質材料上の非単結晶半導体得 膜を固相成長させる工程を少なくとも有す る薄膜半導体装置の製造方法において、 前 記聞相成長法は、 酸素ガス分圧 9 9 9 9 %以上の酸素雰囲気中で行うことを特徴と する。

(2)

- (a) 絶縁性非晶質材料上に水素を含有する非単結晶半導体薄膜を堆積させる工程。
- (b) 該非単結晶半導体等膜を熱処理する ことにより水素を放出させる工程。
- (c) 固相成長法により該非単結晶半導体 薄膜を結晶成長させる工程。
- [d] 結晶成長させた非単結晶半導体導展 に半導体装置を形成する工程を少なく とも有することを特徴とする。
- (3) 前記非単結晶半導体薄膜を、ブラズマCVD法により堆積させることを特徴とする。
- (4) 前記非単結晶半導体等膜を熱処理するこ

ガスを、 1 3. 5 6 M H z の高間波グロー放電により分解させて非品質 S 1 膜 1 - 2 を堆積させる。 前記混合ガスの S i H 4 分圧は 1 0 ~ 2 0 %、 デボ 中の内圧は 0. 5 ~ 1. 5 t o r r 程度である。 基板温度は 2 5 0 ℃以下、 1 8 0 ℃程度が適している。 赤外吸収測定より結合水素量を求めたとこ ろ約8 a t o m i c %であった。

続いて、該非品質Si膜を、400℃~500
 でで熱処理して水素を放出させる。この工程は、
 水素の爆発的な脱離を防ぐことを目的としている。
 次に前記非品質シリコン薄膜1-2をフォトリソグラフィ法によりパターニングして第1図(b)
 1-3に示すように島状非品質シリコン薄膜にする。

次に、前記島状非品質シリコン署膜1-3を間相成長させる。固相成長方法は、石英管による炉アニールが便利である。アニール雰囲気としては、酸素ガス主体とする。酸素ガス分圧を99.9%以上とする。この様な酸素ガス雰囲気では混入不純物が非常に少なく、清浄なアニール処理がで

とにより水素を放出させる工程において。 - 熱処理温度が 4 0 0 ~ 5 0 0 でであること。 を特徴とする。

(5) 前記固相成長法は、500~700℃の 低温アニールであることを特徴とする。

[实施例]

きる。 固相成長アニー ル温度は500℃~700 やとする。 この様な低温アニールでは選択的に、 結晶成長の活性化エネ ルギーの小さな 結晶方位を 持つ結晶粒のみが成長 し、 しかもゆっくりと大き く成長する。 しかも酸 素 雰囲気中での 熱処理なの で固相成長と同時にシリコン表面には非常に得い 酸化膜が形成される。 シリコンの酸化工程は酸化 膜厚の範囲によって大きく2つの領域に分類され る。 1 つは膜厚が約2 0 mm以下の初期増速酸化 の領域であり、 他方は 20ヵm以上の酸 化膜厚で 定差されるlinear-parabolic酸 化領域である。 酸化初期では酸化速度が増速され るので600℃という 低温にもかかわらず暮い酸 化膜が形成される。 1 6 時間の熱処理でシリコン の結晶粒径は2 μ m 以上、 酸化膜厚は数十八程度 となる。 第1回(c) において、 1-4 は固相成 長シリコン浮展を示し、 1-5は酸素雰囲気中で 固相成長したことによっ て形成された 薄 い酸 化製 を示している。

次に第1個(d)に示されているように、ゲー

ト酸化調1-6を形成する。 狭ゲート酸化算の形 成方法としてはLPCVD法、あるいは光励起C "V"D法、あるいはプラズマCVD法、ECRプラ ズマCVD法、あるいは高真空菜 法、あるいは プラズマ酸化法、 あるいは高圧酸化法などのよう な500℃以下の低温方法がある。 該低温方法で 成膜されたゲート酸化膜は、 熱処理することによ ってより栽密で界面単位の少ない優れた膜となる。 非品質絶縁基板1~1として石英基板を用いる場 合は、 熱酸化法によることができる。 鉄熱酸化法 にはdry酸化法とwet酸化法とがあるが、 酸 化温度は1000℃以上と高いが展費が優れてい ることからdry酸化法の方が遭している。 シリ コン表面には得い酸化膜1~5がすでに形成され ているが、 その膜厚は数十人と薄いので前述 した とおり初期増速酸化の領域である。 従って、 51 /SiOz界面の酸化が進行し、 優れた界面が形成 される。

Ų

次に第1回(e)に示されるように、ゲート電 種1-7を形成する。 該ゲート電極材料としては

1×1015から1×1026cm-3径度とする。前記が映化膜1-5と前記が一ト並化膜1-6との総合膜厚が例えば1200人の場合、リンンはオンは80~120keV程度、ポロンイオンはする。
0~80keV程度の施速電圧でイオンはする。
続いて第1回(度がする。 技層間絶縁関わる。 機関1-11を積削する。 技層間絶縁関わる。 機能などを用いが、数単には、酸化膜あるいは、型化性が多いは、型があるいはである。 などである。 は、アンモニアがスとなどが簡単である。 反応 などできた が、アンガスと 変素がスとの混合がスと が また ない は シランガスと 変素がスとの混合がスと を用いる。

ここで、水素ブラズマ法、あるいは水素イオン 注入法、あるいはプラズマ宮化膜からの水素の拡 散法などの方法で水素イオンを導入すると、ゲー ト酸化膜界面あるいはシリコン膜中の結晶粒界に 存在するダングリングボンドなどの欠陥が不活性 多結晶シリコン薄膜、あるいはモリブデンシリサイド、あるいはアルミニュウムやクロムなどのような金属膜、あるいはITOやSnOωなどのような透明性等電膜などを用いることができる。 城鎖方法としては、CVD法、スパッタ法、真空蒸者法、プラズマCVD法等の方法があるが、ここでの詳しい説明は省略する。

化され、電気的特性が飛躍的に改善される。 この 様な水素化工程は、層関絶縁観1-11を積層す る前におこなってもよい。

次に第1回(h)に示すように、前記層間絶縁 膜及びゲート絶縁膜にコンタクトホールを形成し、 コンタクト電極を形成しソース電極1-12およ びドレイン電極1-13とする。 酸ソース電極及 びドレイン電極は、アルミニュウムなどの金属材 料で形成する。この様にして得膜トランジスタが 形成される。

[発明の効果]

プラズマCVDによって成譲された非晶質Si 腹は多い場合は数10%の水素を含んでいる。そ して、TEM観察、ラマン測定、X線回折稠定 ESR測定 SIMS分析等の結果より、非晶質 Si膜中に含まれる水素が、固相成長を連らせている。従って、従来の固相成 長法では、非晶質Si膜から水素が脱離するのに 長時間を要し、2μm以上の大粒径Si膜を収長 させるためには 1 0 0 時間に近い長時間アニールが必要であった。また、固相成長後、いったん大気に出してからゲート酸化膿を形成していたので界面に不純物が付着したり界面準位が多くなるという問題があった。

本発明に、400 年 ・ 500 での ・ 200 での ・

Pチャネルとの特性の不釣合いさも改善される。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高速動作が実現される。 さらに、 電源電圧の低減、 清費電流の低減、 信頼性の向上に対して大きな効果がある。 また、 600℃以下の低温プロセスによる作製も可能なので、 アクティブマトリクス基板の低価格化及び大面積化に対してもその効果は大きい。

 きな効果がある。

1~2時間という非常に短時間で大粒径のSi 膜が存られるので、 薄膜トランジスタを作成する 場合の工程時間の短縮化、 及びスループットの向 上、 ひいてはコストダウンに対して本発明は極め て大きな効果がある。

非晶質絶縁基板上に結晶性の優れたシリコン得限を作製することが可能になったのでSOI技術の発展に大きく等与するものである。フォト工程散はまったく増えない。 600℃以下の低温のプロセスでも作製が可能なので、 価格が安くて耐熱温度が低いガラス基板をもちいることができる。 優れたシリコン等膜が得られるのにかかわらずコストアップとはならない。

本発明によって得られた大粒径多結晶シリコン 薄膜を用いて薄膜トランジスタを作成すると、 優れた特性が得られる。 従来に比べて、 薄膜トランジスタの O N 電流は増大 し O F F 電流は小さくなる。 またスレッシュホルド電圧も小さく なりトランジスタ特性が大きく改善される。 N チャネルと

可能となり、一本のチップでA4サイズあるいはA3サイズの様な大型ファクシミリ用の 読み取り装置を実現できる。 従って、 センサーチップの二本継ぎのような手数がかかり信頼性の悪い技術を回避することができ、 実装歩留りも向上される。

石英基板やガラス基板だけではなく、 サファイア基板 (AlzOi) あるいはMgO・AlzOi, BP, CaFz 等の結晶性絶縁基板も用いることができる。

以上薄膜トランジスタを例として説明 したが、 パイポーラトランジスタあるいはヘテロ 接合パイポーラトランジスタなど薄膜を利用した 案子に対しても、 本発明を応用することができる。 また、 三次元デバイスのようなSOI技術を利用した案子に対しても、 本発明を応用することができる。

4. 図面の簡単な説明

第1回(a)から(h)は、本発明の実施例を示すTFTの工程断面図である。

特開平4-152624()

1-1; 絶縁性非晶質材料

1-2; 非品質Si膜

-1 - 4-; 固相成長させたS1膜

1-5; 間相成長中に形成された

薄い酸化膜

1-6; ゲート散化膜

以上

出願人

セイコーエプソン株式会社

代理人弁理人 鈴木喜三郎 他1名



